



SALPHOENIX®1A 系列 FPGA

MIPI DPHY-RX 用户手册

上海安路信息科技股份有限公司

UG_921 (v1.8) 2025 年 10 月



目 录

目 录.....	I
1 SALPHOENIX®1A 系列 FPGA MIPI DPHY-RX 概述	1
1.1 MIPI IO 模块功能特性.....	1
1.2 MIPI DPHY-RX 模块功能描述.....	1
2 MIPI DPHY-RX 模块工作模式.....	3
2.1 MIPI DPHY-RX 功能框图.....	3
2.2 LP 接收与发送实现.....	4
2.3 HS 接收实现.....	4
2.4 LVDS 接收实现.....	5
2.5 LVCMOS 接收实现.....	6
3 MIPI DPHY-RX 功能端口.....	7
3.1 MIPI 模式功能端口.....	7
3.2 LVDS 功能端口.....	12
3.3 HS_RX 接收均衡.....	14
3.4 HS_RX 接收匹配电阻.....	15
3.5 DESKEW	15
3.6 LVCMOS 功能端口.....	16
4 MIPI DPHY-RX DELAY	17
4.1 PH1A90SBG484	17
4.2 PH1A90SEG325	18
4.3 PH1A180SFG676	19
5 注意事项	20



5.1 FIFO 复位信号处理.....	20
5.2 LVDS 模式下输出时钟限制.....	20
5.3 模式切换限制	20
5.4 电源及 IO 要求	21
附录一	22
版本信息	23
免责声明	24

1 SALPHOENIX®1A 系列 FPGA MIPI DPHY-RX 概述

SALPHOENIX®1A（以下简称 PH1A）系列器件中，PH1A90SGB484、PH1A90SEG325 和 PH1A180SFG676 集成了 2 组 MIPI DPHY-RX，每组 MIPI DPHY-RX 最大支持 4 Lane 输入，可配置为独立的 MIPI 从设备使用。

1.1 MIPI IO 模块功能特性

MIPI DPHY-RX 模块具有如下性能特征：

- MIPI 模式下，数据通道 Lane0 支持 Low Power（以下简称 LP）数据收发
- MIPI 模式下，数据通道 Lane1/2/3 和 Clk Lane 支持 LP 数据接收
- MIPI 模式下，所有数据通道支持 High Speed（以下简称 HS）数据接收
- 可选的数据缓冲 FIFO，单 Lane 支持 8 位、16 位数据的输出，bypass FIFO 支持 8 位数据输出
- 2 组 MIPI DPHY-RX，每组最大支持 1 Clk Lane + 4 data Lane 模式
- 最大支持 3dB 的 High Speed 接收均衡
- 支持动态 skew 调节
- MIPI DPHY-RX IO 不支持热插拔

1.2 MIPI DPHY-RX 模块功能描述

PH1A 系列 FPGA 的 MIPI DPHY-RX 模块，是一种包含了 LP_TX、LP_RX、HS_RX、LP_CD 在内的混合结构物理层，单对信号线的结构示意图如下所示。




图 1-1 MIPI DPHY-RX 模块简化功能框图



PH1A 系列 FPGA 的 MIPI DPHY-RX 模块的基础功能单元有：

1. LP_TX

用于 MIPI 模式的 LP 数据发送。MIPI DPHY-RX 模块中，只有 Data Lane0 集成了 LP_TX 功能单元，使用时，通道 0 线序不能和其它通道交换。

2. LP_RX

用于 MIPI 模式的 LP 数据接收。

3. LP_CD

用于 MIPI 模式的连接检测（Connection Detection）。

4. HS_RX

用于 MIPI 模式的 HS 数据接收。

HS_RX 单元，内部集成了可动态使能与调节的差分匹配电阻，用户可以选择使用内部电阻或外接匹配电阻。HS_RX 单元可同时实现 Data Lane 的 1: 8 串并转换。

5. FIFO

每个 Data Lane 后面都有一个深度为 32 的 FIFO 可选择使用，写端口固定与数据通道的并行输出相连，支持 8 进 8 出或 8 进 16 出，可以用于 Fabric 与 MIPI DPHY-RX 模块的时钟域分离，也可以用于拓展数据位宽，降低相同数据率下的时钟频率。

bypass FIFO 只支持 8 进 8 出模式。

每组 MIPI DPHY-RX 模块由一对时钟线（Clk Lane）和四对数据线（Data Lane0、Data Lane1、Data Lane2、Data Lane3）组成。其中只有 Data Lane0 集成了 LP_TX 模块，支持 Low Power 的双向通信，其他通道无论处于哪种工作模式，都只能支持单向（接收方向）数据通信。

2 MIPI DPHY-RX 模块工作模式

2.1 MIPI DPHY-RX 功能框图

MIPI 模式下，LP_RX 单元、HS_RX 单元与 Data Lane 0 额外的 LP_TX 单元，共同组成了 MIPI SLAVE 功能。此时的 MIPI DPHY-RX 模块使用情况如下图所示，红线表示 MIPI LP 的数据通路，蓝线表示 MIPI HS 的数据通路，每种功能单元都有其独立的使能控制信号，只要按照 MIPI DPHY-RX 协议，分时控制功能单元的使能，就可以完成 MIPI LP 与 HS 不同电平标准下的数据传输。




图 2-1 MIPI 模式使用的 MIPI DPHY-RX 模块功能单元

HS_RX 单元在接收使能、接收匹配电阻使能与复位释放后（复位信号不早于接收使能与接收匹配电阻使能），会产生稳定的 8 位并行数据输出，可以直接供给 Fabric 的用户逻辑使用。同时在 HS_RX 单元后面，有一个可选的 32byte 深度 FIFO，FIFO 的数据写端口与 HS_RX 的输出端口固定连接，用户可以使能 FIFO 进行 8:16 的读位宽拓展或其它异步操作。

2.2 LP 接收与发送实现

MIPI 模式下，Low Power 数据的接收和发送，分别由 LP_RX 和 LP_TX 功能单元（Lane0 only）实现。与 HS_RX 单元的供电来源（VCCDPHY）不同，LP_TX 与 LP_RX 单元需要的 1.2V 工作电压由内部 LDO 提供，在满足 MIPI DPHY-RX 协议要求的同时，还需注意额外的外供电源要求，详见《DS900_PH1A_Datasheet》。MIPI DPHY-RX LP 结构框图如下所示。




图 2-2 MIPI Low Power 数据收发实现框图

2.3 HS 接收实现

MIPI 模式下，HS 的数据接收只涉及每对 Lane 的 HS_RX 单元，数据采样的串并行时钟源于 MIPI DPHY-RX 的随路时钟及其经过 CLKDIV 分频后的时钟。Clk Lane 与 Data Lane 支持动态 skew 调节，其数据接收过程如下图所示。




图 2-3 MIPI High Speed 数据接收实现框图

当 sgcc_lvds_mode=0 时，Clk Lane 在接收到时钟信号输入后，经过 CLKDIV 模块对 MIPI 的随路时



钟进行 2 分频和 4 分频。随路时钟和分频后的时钟可以分别作为 Data Lane 的采样时钟和串并转换时钟，最终实现 1: 8 的数据位宽转换；同时输出 Clk Lane 的 4 分频时钟，作为 Data Lane 的 8 位并行数据同步时钟，将 8 位的并行数据和 4 分频时钟分别写入对应 FIFO。

当 FIFO 选择 8 位输出模式时，送出 4 分频时钟给 Fabric 处理使用；当 FIFO 选择 16 位输出模式时，送出 8 分频时钟给 Fabric 处理使用；当 FIFO 选择 bypass 模式时，只能输出 8 位数据，送出 4 分频时钟给 Fabric 处理使用。

当 sgcc_lvds_mode=1 时，Clk Lane 接收到时钟信号输入后不再直接用作采样时钟，而是经 IOCLK 送入内部 GPLL，经过倍频以后，再经 IOCLK 引入 MIPI DPHY-RX 对 Data Lane 进行数据采样。后续时钟分频、串并转换以及 FIFO 操作与上文一致。

2.4 LVDS 接收实现

如下图蓝色的数据通路所示，LVDS 模式下，只使用到了 MIPI DPHY-RX 模块的 HS_RX 单元。由于内部实现电路不同，以及差分信号的共模、差模电压衰减不同，MIPI DPHY-RX 模块可以兼容 MIPI 与 LVDS 两种差分电平标准。一般要求在 HS_RX 单元的接收使能与复位释放前，打开接收匹配电阻，以获得稳定的 8 位并行数据输出，输出数据可以直接供给 Fabric 的用户逻辑使用。同时在 HS_RX 单元后面，有一个可选的 32byte 深度 FIFO，FIFO 的数据写端口与 HS_RX 的输出端口固定连接，用户可以使能 FIFO 进行 8:16 位宽拓展或其它异步操作。

LVDS 模式下支持 LVDS18 和 LVDS25 输入。




图 2-4 LVDS 模式使用的 MIPI DPHY-RX 模块功能单元

LVDS 模式下，MIPI DPHY-RX 模块的数据采样过程，与 MIPI 模式的 High Speed 数据接收过程相同。

2.5 LVCMOS 接收实现

LVCMOS 下，采用的是 PAD 直连的方式，无任何特殊处理，如下图红色的数据通路所示，LVCMOS 模式下，只使用到了 MIPI DPHY-RX 模块的 LP_RX 单元。由于内部实现电路不同，用户同样不需要担心 MIPI 模式下 LP 功能单元与 LVCMOS 模式的电气特性兼容问题。

LVCMOS 模式下支持 LVCMOS18 和 LVCMOS15 输入。

当设置为 LVCMOS 模式时，需要保证 hsrx_ch0_en, hsrx_ch1_en, hsrx_ch2_en, hsrx_ch3_en, hsrx_chc_en, lprx_ch0_en, lprx_ch1_en, lprx_ch2_en, lprx_ch3_en, lprx_chc_en, rterm_ch0_en, rterm_ch1_en, rterm_ch2_en, rterm_ch3_en, rterm_chc_en, hsrx_ch0_att_ctl, hsrx_ch1_att_ctl, hsrx_ch2_att_ctl, hsrx_ch3_att_ctl, hsrx_chc_att_ctl 这些信号端口配置为 0。




图 2-5 LVCMOS 模式使用的 MIPI DPHY-RX 模块功能单元



3 MIPI DPHY-RX 功能端口

3.1 MIPI 模式功能端口

MIPI DPHY-RX 模块在 MIPI 模式下，端口功能描述如下。

图 3-1 MIPI 模式下 MIPI DPHY-RX 模块的信号列表

名称	方向	位宽	功能描述
mipi_pd	input	1	MIPI I/O 模块关电控制
hsrx_clk_detect	output	1	Clk Lane 接收到时钟的标志
hsrx_byteclk_to_fabric	output	1	MIPI I/O 模块输出的随路时钟分频时钟（BYTE 时钟）
lprx_ch0_cd_dn	output	1	MIPI 模式，Data Lane 0 连接检测信号 N 端
lprx_ch0_cd_dp	output	1	MIPI 模式，Data Lane 0 连接检测信号 P 端
lprx_ch0_dn	output	1	MIPI 模式，Data Lane 0 Low Power 接收数据 N 端
lprx_ch0_dp	output	1	MIPI 模式，Data Lane 0 Low Power 接收数据 P 端
lprx_ch0_en	input	1	MIPI 模式，Data Lane 0 Low Power 接收使能
lptx_ch0_dn	output	1	MIPI 模式，Data Lane 0 Low Power 发送数据 N 端
lptx_ch0_dp	output	1	MIPI 模式，Data Lane 0 Low Power 发送数据 P 端
lptx_ch0_en	input	1	MIPI 模式，Data Lane 0 Low Power 发送使能
lprx_ch1_cd_dn	output	1	MIPI 模式，Data Lane 1 连接检测信号 N 端
lprx_ch1_cd_dp	output	1	MIPI 模式，Data Lane 1 连接检测信号 P 端
lprx_ch1_dn	output	1	MIPI 模式，Data Lane 1 Low Power 接收数据 N 端
lprx_ch1_dp	output	1	MIPI 模式，Data Lane 1 Low Power 接收数据 P 端
lprx_ch1_en	input	1	MIPI 模式，Data Lane 1 Low Power 接收



名称	方向	位宽	功能描述
			使能
lprx_ch2_cd_dn	output	1	MIPI 模式, Data Lane 2 连接检测信号 N 端
lprx_ch2_cd_dp	output	1	MIPI 模式, Data Lane 2 连接检测信号 P 端
lprx_ch2_dn	output	1	MIPI 模式, Data Lane 2 Low Power 接收数据 N 端
lprx_ch2_dp	output	1	MIPI 模式, Data Lane 2 Low Power 接收数据 P 端
lprx_ch2_en	input	1	MIPI 模式, Data Lane 2 Low Power 接收使能
lprx_ch3_cd_dn	output	1	MIPI 模式, Data Lane 3 连接检测信号 N 端
lprx_ch3_cd_dp	output	1	MIPI 模式, Data Lane 3 连接检测信号 P 端
lprx_ch3_dn	output	1	MIPI 模式, Data Lane 3 Low Power 接收数据 N 端
lprx_ch3_dp	output	1	MIPI 模式, Data Lane 3 Low Power 接收数据 P 端
lprx_ch3_en	input	1	MIPI 模式, Data Lane 3 Low Power 接收使能
lprx_chc_cd_dn	output	1	MIPI 模式, Clk Lane 连接检测信号 N 端
lprx_chc_cd_dp	output	1	MIPI 模式, Clk Lane 连接检测信号 P 端
lprx_chc_dn	output	1	MIPI 模式, Clk Lane Low Power 接收数据 N 端
lprx_chc_dp	output	1	MIPI 模式, Clk Lane Low Power 接收数据 P 端
lprx_chc_en	input	1	MIPI 模式, Clk Lane Low Power 接收使能
hsrx_ch0_rstn	input	1	MIPI 模式, Data Lane 0 High Speed 接收复位
hsrx_ch0_en	input	1	MIPI 模式, Data Lane 0 High Speed 接收使能
rterm_ch0_en	input	1	MIPI 模式, Data Lane 0 接收匹配电阻使能
hsrx_ch1_rstn	input	1	MIPI 模式, Data Lane 1 High Speed 接收复位
hsrx_ch1_en	input	1	MIPI 模式, Data Lane 1 High Speed 接收



名称	方向	位宽	功能描述
			使能
rterm_ch1_en	input	1	MIPI 模式, Data Lane 1 接收匹配电阻使能
hsrx_ch2_rstn	input	1	MIPI 模式, Data Lane 2 High Speed 接收复位
hsrx_ch2_en	input	1	MIPI 模式, Data Lane 2 High Speed 接收使能
rterm_ch2_en	input	1	MIPI 模式, Data Lane 2 接收匹配电阻使能
hsrx_ch3_rstn	input	1	MIPI 模式, Data Lane 3 High Speed 接收复位
hsrx_ch3_en	input	1	MIPI 模式, Data Lane 3 High Speed 接收使能
rterm_ch3_en	input	1	MIPI 模式, Data Lane 3 接收匹配电阻使能
hsrx_chc_rstn	input	1	MIPI 模式, Clk Lane High Speed 接收复位
hsrx_chc_en	input	1	MIPI 模式, Clk Lane High Speed 接收使能
rterm_chc_en	input	1	MIPI 模式, Clk Lane 接收匹配电阻使能
FIFO			
fifo_ch0_read_1al_empty	output	1	Data Lane 0, FIFO 几乎空标志
fifo_ch0_read_3al_empty	output	1	Data Lane 0, FIFO 几乎空标志
fifo_ch0_read_empty	output	1	Data Lane 0, FIFO 空标志
fifo_ch0_write_full	output	1	Data Lane 0, FIFO 满标志
fifo_ch0_write_alfull	output	1	Data Lane 0, FIFO 几乎满标志
fifo_ch1_read_1al_empty	output	1	Data Lane 1, FIFO 几乎空标志
fifo_ch1_read_3al_empty	output	1	Data Lane 1, FIFO 几乎空标志
fifo_ch1_read_empty	output	1	Data Lane 1, FIFO 空标志
fifo_ch1_write_full	output	1	Data Lane 1, FIFO 满标志
fifo_ch1_write_alfull	output	1	Data Lane 1, FIFO 几乎满标志
fifo_ch2_read_1al_empty	output	1	Data Lane 2, FIFO 几乎空标志
fifo_ch2_read_3al_empty	output	1	Data Lane 2, FIFO 几乎空标志
fifo_ch2_read_empty	output	1	Data Lane 2, FIFO 空标志
fifo_ch2_write_full	output	1	Data Lane 2, FIFO 满标志
fifo_ch2_write_alfull	output	1	Data Lane 2, FIFO 几乎满标志
fifo_ch3_read_1al_empty	output	1	Data Lane 3, FIFO 几乎空标志



名称	方向	位宽	功能描述
fifo_ch3_read_3a1_empty	output	1	Data Lane 3, FIFO 几乎空标志
fifo_ch3_read_empty	output	1	Data Lane 3, FIFO 空标志
fifo_ch3_write_full	output	1	Data Lane 3, FIFO 满标志
fifo_ch3_write_alfull	output	1	Data Lane 3, FIFO 几乎满标志
fifo_ch0_data_low	output	8	FIFO 使能时, Lane 0 FIFO 低 8 位数据输出 FIFO 未使能时, Data Lane 0 8 位并行数据输出
fifo_ch1_data_low	output	8	FIFO 使能时, Lane 1 FIFO 低 8 位数据输出 FIFO 未使能时, Data Lane 1 8 位并行数据输出
fifo_ch2_data_low	output	8	FIFO 使能时, Lane 2 FIFO 低 8 位数据输出 FIFO 未使能时, Data Lane 2 8 位并行数据输出
fifo_ch3_data_low	output	8	FIFO 使能时, Lane 3 FIFO 低 8 位数据输出 FIFO 未使能时, Data Lane 3 8 位并行数据输出
fifo_ch0_data_high	output	8	FIFO 使能时, Lane 0 FIFO 高 8 位数据输出
fifo_ch1_data_high	output	8	FIFO 使能时, Lane 1 FIFO 高 8 位数据输出
fifo_ch2_data_high	output	8	FIFO 使能时, Lane 2 FIFO 高 8 位数据输出
fifo_ch3_data_high	output	8	FIFO 使能时, Lane 3 FIFO 高 8 位数据输出
fifo_write_rstn	input	1	FIFO 写复位
fifo_read_rstn	input	1	FIFO 读复位
fifo_write_enable	input	1	FIFO 写使能
fifo_read_16bit_enable	input	1	16 位读 FIFO 使能
fifo_read_8bit_enable	input	1	8 位读 FIFO 使能
fifo_read_clk	input	1	FIFO 读时钟
PAD			
dn_0	inout	1	MIPI I/O 模块, Data Lane0 N 端口
dp_0	inout	1	MIPI I/O 模块, Data Lane0 P 端口



名称	方向	位宽	功能描述
dn_1	inout	1	MIPI I/O 模块, Data Lane1 N 端口
dp_1	inout	1	MIPI I/O 模块, Data Lane1 P 端口
dn_2	inout	1	MIPI I/O 模块, Data Lane2 N 端口
dp_2	inout	1	MIPI I/O 模块, Data Lane2 P 端口
dn_3	inout	1	MIPI I/O 模块, Data Lane3 N 端口
dp_3	inout	1	MIPI I/O 模块, Data Lane3 P 端口
cn	inout	1	MIPI I/O 模块, Clk Lane N 端口
cp	inout	1	MIPI I/O 模块, Clk Lane P 端口



3.2 LVDS 功能端口

MIPI I/O 模块在 LVDS 模式下，生效的端口功能描述如下（下表中含有其它模式下共用的信号端口）。

表 3-2 LVDS 模式下 MIPI DPHY-RX 模块的信号列表

名称	方向	位宽	功能描述
mipi_pd	input	1	MIPI I/O 模块关电控制
hsrx_clk_detect	output	1	Clk Lane 接收到时钟的标志
hsrx_byteclk_to_fabric	output	1	MIPI I/O 模块输出的随路时钟分频时钟（BYTE 时钟）
lvds_clk_to_gpll	output	1	MIPI I/O 模块输出的随路时钟分频时钟 （与 hsrx_byteclk_to_fabric 二选一，由控件 Enable GPLL Clock 控制）
lvds_clk_from_gpll	input	1	外部送回 IOCLK 的 Data Lane 进行采样
hsrx_ch0_rstn	input	1	LVDS 模式，Data Lane 0 复位
hsrx_ch0_en	input	1	LVDS 模式，Data Lane 0 接收使能
rterm_ch0_en	input	1	LVDS 模式，Data Lane 0 接收匹配电阻使能
hsrx_ch1_rstn	input	1	LVDS 模式，Data Lane 1 复位
hsrx_ch1_en	input	1	LVDS 模式，Data Lane 1 接收使能
rterm_ch1_en	input	1	LVDS 模式，Data Lane 1 接收匹配电阻使能
hsrx_ch2_rstn	input	1	LVDS 模式，Data Lane 2 复位
hsrx_ch2_en	input	1	LVDS 模式，Data Lane 2 接收使能
rterm_ch2_en	input	1	LVDS 模式，Data Lane 2 接收匹配电阻使能
hsrx_ch3_rstn	input	1	LVDS 模式，Data Lane 3 复位
hsrx_ch3_en	input	1	LVDS 模式，Data Lane 3 接收使能
rterm_ch3_en	input	1	LVDS 模式，Data Lane 3 接收匹配电阻使能
hsrx_chc_rstn	input	1	LVDS 模式，Clk Lane 复位
hsrx_chc_en	input	1	LVDS 模式，Clk Lane 接收使能
rterm_chc_en	input	1	LVDS 模式，Clk Lane 接收匹配电阻使能
FIFO 相关端口			
fifo_ch0_read_1a1_empty	output	1	Data Lane 0, FIFO 几乎空标志
fifo_ch0_read_3a1_empty	output	1	Data Lane 0, FIFO 几乎空标志
fifo_ch0_read_empty	output	1	Data Lane 0, FIFO 空标志
fifo_ch0_write_full	output	1	Data Lane 0, FIFO 满标志
fifo_ch0_write_a1full	output	1	Data Lane 0, FIFO 几乎满标志
fifo_ch1_read_1a1_empty	output	1	Data Lane 1, FIFO 几乎空标志
fifo_ch1_read_3a1_empty	output	1	Data Lane 1, FIFO 几乎空标志
fifo_ch1_read_empty	output	1	Data Lane 1, FIFO 空标志



名称	方向	位宽	功能描述
fifo_ch1_write_full	output	1	Data Lane 1, FIFO 满标志
fifo_ch1_write_alfull	output	1	Data Lane 1, FIFO 几乎满标志
fifo_ch2_read_1al_empty	output	1	Data Lane 2, FIFO 几乎空标志
fifo_ch2_read_3al_empty	output	1	Data Lane 2, FIFO 几乎空标志
fifo_ch2_read_empty	output	1	Data Lane 2, FIFO 空标志
fifo_ch2_write_full	output	1	Data Lane 2, FIFO 满标志
fifo_ch2_write_alfull	output	1	Data Lane 2, FIFO 几乎满标志
fifo_ch3_read_1al_empty	output	1	Data Lane 3, FIFO 几乎空标志
fifo_ch3_read_3al_empty	output	1	Data Lane 3, FIFO 几乎空标志
fifo_ch3_read_empty	output	1	Data Lane 3, FIFO 空标志
fifo_ch3_write_full	output	1	Data Lane 3, FIFO 满标志
fifo_ch3_write_alfull	output	1	Data Lane 3, FIFO 几乎满标志
fifo_ch0_data_low	output	8	FIFO 使能时, Lane 0 FIFO 低 8 位数据输出 FIFO 未使能时, Data Lane 0 8 位并行数据输出
fifo_ch1_data_low	output	8	FIFO 使能时, Lane 1 FIFO 低 8 位数据输出 FIFO 未使能时, Data Lane 1 8 位并行数据输出
fifo_ch2_data_low	output	8	FIFO 使能时, Lane 2 FIFO 低 8 位数据输出 FIFO 未使能时, Data Lane 2 8 位并行数据输出
fifo_ch3_data_low	output	8	FIFO 使能时, Lane 3 FIFO 低 8 位数据输出 FIFO 未使能时, Data Lane 3 8 位并行数据输出
fifo_ch0_data_high	output	8	FIFO 使能时, Lane 0 FIFO 高 8 位数据输出
fifo_ch1_data_high	output	8	FIFO 使能时, Lane 1 FIFO 高 8 位数据输出
fifo_ch2_data_high	output	8	FIFO 使能时, Lane 2 FIFO 高 8 位数据输出
fifo_ch3_data_high	output	8	FIFO 使能时, Lane 3 FIFO 高 8 位数据输出
fifo_write_rstn	input	1	FIFO 写复位
fifo_read_rstn	input	1	FIFO 读复位
fifo_write_enable	input	1	FIFO 写使能
fifo_read_16bit_enable	input	1	16 位读 FIFO 使能
fifo_read_8bit_enable	input	1	8 位读 FIFO 使能
fifo_read_clk	input	1	FIFO 读时钟
PAD 引脚			
dn_0	inout	1	MIPI I/O 模块, Data Lane0 N 端口
dp_0	inout	1	MIPI I/O 模块, Data Lane0 P 端口
dn_1	inout	1	MIPI I/O 模块, Data Lane1 N 端口
dp_1	inout	1	MIPI I/O 模块, Data Lane1 P 端口
dn_2	inout	1	MIPI I/O 模块, Data Lane2 N 端口



名称	方向	位宽	功能描述
dp_2	inout	1	MIPI I/O 模块, Data Lane2 P 端口
dn_3	inout	1	MIPI I/O 模块, Data Lane3 N 端口
dp_3	inout	1	MIPI I/O 模块, Data Lane3 P 端口
cn	inout	1	MIPI I/O 模块, Clk Lane N 端口
cp	inout	1	MIPI I/O 模块, Clk Lane P 端口

3.3 HS_RX 接收均衡

表 3-3 HS_RX 接收均衡调整

名称	方向	位宽	功能描述
hsrx_ch0_eqrn	input	2	MIPI DPHY-RX 模块 Data Lane 0 接收均衡调整 默认值: 2' b11
hsrx_ch1_eqrn	input	2	MIPI DPHY-RX 模块 Data Lane 1 接收均衡调整 默认值: 2' b11
hsrx_ch2_eqrn	input	2	MIPI DPHY-RX 模块 Data Lane 2 接收均衡调整 默认值: 2' b11
hsrx_ch3_eqrn	input	2	MIPI DPHY-RX 模块 Data Lane 3 接收均衡调整 默认值: 2' b11
hsrx_chc_eqrn	input	2	MIPI DPHY-RX 模块 Clk Lane 接收均衡调整 默认值: 2' b11
hsrx_ch0_eqcn	input	1	MIPI DPHY-RX 模块 Data Lane 0 接收均衡调整 默认值: 1' b1
hsrx_ch1_eqcn	input	1	MIPI DPHY-RX 模块 Data Lane 1 接收均衡调整 默认值: 1' b1
hsrx_ch2_eqcn	input	1	MIPI DPHY-RX 模块 Data Lane 2 接收均衡调整 默认值: 1' b1
hsrx_ch3_eqcn	input	1	MIPI DPHY-RX 模块 Data Lane 3 接收均衡调整 默认值: 1' b1
hsrx_chc_eqcn	input	1	MIPI DPHY-RX 模块 Clk Lane 接收均衡调整 默认值: 1' b1
hsrx_ch0_att_ctl	input	4	MIPI DPHY-RX 模块 Data Lane 0 输入衰减控制 默认值: 4' b1000
hsrx_ch1_att_ctl	input	4	MIPI DPHY-RX 模块 Data Lane 1 输入衰减控制 默认值: 4' b1000
hsrx_ch2_att_ctl	input	4	MIPI DPHY-RX 模块 Data Lane 2 输入衰减控制 默认值: 4' b1000
hsrx_ch3_att_ctl	input	4	MIPI DPHY-RX 模块 Data Lane 3 输入衰减控制



名称	方向	位宽	功能描述
			默认值：4' b1000
hsrx_chc_att_ctl	input	4	MIPI DPHY-RX 模块 Clk Lane 输入衰减控制 默认值：4' b1000

3.4 HS_RX 接收匹配电阻

表 3-4 HS_RX 接收匹配电阻调整

参数名称	功能描述	默认值
RTERM_CTL_0	MIPI DPHY-RX 模块 Data Lane 0 接收匹配电阻阻值调整 取值范围：4' b0000-4' b1111	4' b1000
RTERM_CTL_1	MIPI DPHY-RX 模块 Data Lane 1 接收匹配电阻阻值调整 取值范围：4' b0000-4' b1111	4' b1000
RTERM_CTL_2	MIPI DPHY-RX 模块 Data Lane 2 接收匹配电阻阻值调整 取值范围：4' b0000-4' b1111	4' b1000
RTERM_CTL_3	MIPI DPHY-RX 模块 Data Lane 3 接收匹配电阻阻值调整 取值范围：4' b0000-4' b1111	4' b1000
RTERM_CTL_C	MIPI DPHY-RX 模块 Clk Lane 接收匹配电阻阻值调整 取值范围：4' b0000-4' b1111	4' b1000

3.5 DESKEW

表 3-5 HS_RX 接收 Deskew 调整

名称	方向	位宽	功能描述
hsrx_ch0_deskew_enb	input	1	MIPI DPHY-RX 模块 Data Lane 0 Deskew 调节使能，低电平有效。
hsrx_ch1_deskew_enb	input	1	MIPI DPHY-RX 模块 Data Lane 1 Deskew 调节使能，低电平有效。
hsrx_ch2_deskew_enb	input	1	MIPI DPHY-RX 模块 Data Lane 2 Deskew 调节使能，低电平有效。
hsrx_ch3_deskew_enb	input	1	MIPI DPHY-RX 模块 Data Lane 3 Deskew 调节使能，低电平有效。
hsrx_chc_deskew_enb	input	1	MIPI DPHY-RX 模块 Clk Lane Deskew 调节使能，低电平有效。
hsrx_ch0_deskew_ctl	input	9	MIPI DPHY-RX 模块 Data Lane 0 Delay Line 参数
hsrx_ch1_deskew_ctl	input	9	MIPI DPHY-RX 模块 Data Lane 1 Delay Line 参数
hsrx_ch2_deskew_ctl	input	9	MIPI DPHY-RX 模块 Data Lane 2 Delay Line 参数
hsrx_ch3_deskew_ctl	input	9	MIPI DPHY-RX 模块 Data Lane 3 Delay Line 参数



名称	方向	位宽	功能描述
hsrx_chc_deskew_ctl	input	9	MIPI DPHY-RX 模块 Clk Lane Delay Line 参数

3.6 LVCMOS 功能端口

表 3-6 LVCMOS 模式下 MIPI DPHY-RX 模块生效的信号列表

名称	方向	位宽	功能描述
sgcc_lvcmos_n_0	output	1	LVCOMS 模式下 Lane0 n 端输入
sgcc_lvcmos_p_0	output	1	LVCOMS 模式下 Lane0 p 端输入
sgcc_lvcmos_n_1	output	1	LVCOMS 模式下 Lane1 n 端输入
sgcc_lvcmos_p_1	output	1	LVCOMS 模式下 Lane1 p 端输入
sgcc_lvcmos_n_2	output	1	LVCOMS 模式下 Lane2 n 端输入
sgcc_lvcmos_p_2	output	1	LVCOMS 模式下 Lane2 p 端输入
sgcc_lvcmos_n_3	output	1	LVCOMS 模式下 Lane3 n 端输入
sgcc_lvcmos_p_3	output	1	LVCOMS 模式下 Lane3 p 端输入
sgcc_lvcmos_n_c	output	1	LVCOMS 模式下 Clock Lane n 端输入
sgcc_lvcmos_p_c	output	1	LVCOMS 模式下 Clock Lane p 端输入



4 MIPI DPHY-RX DELAY

4.1 PH1A90SBG484

表 4-1 PH1A90SBG484 器件 MIPI DPHY-RX DELAY

编号	MIPI 功能管脚	Pin Delay (ps)	Intra-pair Skew1 (ps)	CK Skew2 (ps)
AB21	CP_0	114.916	0.997	-
AA20	CN_0	113.919		
AA22	DP0_0	103.558	-1.076	10.322
AA21	DN0_0	104.634		
AB20	DP1_0	112.987	0.811	1.836
AA19	DN1_0	112.177		
Y22	DP2_0	92.883	-1.291	20.890
Y21	DN2_0	94.174		
AB19	DP3_0	108.433	0.870	6.420
AA18	DN3_0	107.563		
AB15	CP_1	91.115	0.731	-
AA15	CN_1	90.385		
AB16	DP0_1	82.659	1.639	8.910
AA16	DN0_1	81.020		
AB14	DP1_1	86.121	3.314	6.286
AA14	DN1_1	82.807		
AB17	DP2_1	84.154	1.728	7.460
AA17	DN2_1	82.425		
AB13	DP3_1	88.111	0.479	2.879
AA13	DN3_1	87.632		

注:

1. Intra-pair Skew 是指 MIPI DPHY-RX 时钟 P 端和 N 端、数据 P 端和 N 端之间 skew。
2. CK Skew 是指 MIPI DPHY-RX 数据和对应时钟之间的 Skew。



4. 2 PH1A90SEG325

表 4-2 PH1A90SEG325 器件 MIPI DPHY-RX DELAY

编号	MIPI 功能管脚	Pin Delay (ps)	Intra-pair Skew (ps)	CK Skew (ps)
P18	CKP_0	80.264	1.288	—
N17	CKN_0	78.976		
N18	DPO_0	85.001	0.942	-4.910
M17	DNO_0	84.060		
R18	DP1_0	71.938	-2.438	6.463
P17	DN1_0	74.376		
M18	DP2_0	73.435	0.441	6.406
L17	DN2_0	72.994		
T18	DP3_0	69.066	-0.659	10.225
R17	DN3_0	69.725		
V16	CKP_1	82.025	0.724	—
U16	CKN_1	81.301		
V17	DPO_1	73.174	-1.919	7.530
U17	DNO_1	75.093		
V15	DP1_1	72.342	0.107	9.374
U15	DN1_1	72.235		
U18	DP2_1	72.726	-0.369	8.753
T17	DN2_1	73.095		
V14	DP3_1	69.641	-0.217	11.913
U14	DN3_1	69.858		



4. 3 PH1A180SFG676

表 4-3 PH1A180SFG676 器件 MIPI DPHY-RX

编号	MIPI 功能管脚	Pin Delay(ps)	Intra-pair Skew(ps)	CK Skew(ps)
AA26	CKP_0	114.588	-0.004	-
AA25	CKN_0	114.592		
Y26	DPO_0	110.938	0.735	4.019
Y25	DNO_0	110.204		
AB26	DP1_0	111.624	0.652	3.291
AB25	DN1_0	110.973		
W26	DP2_0	113.726	0.998	1.363
W25	DN2_0	112.728		
AC26	DP3_0	118.839	1.108	-3.700
AC25	DN3_0	117.731		
AF24	CKP_1	142.151	-0.013	-
AE24	CKN_1	142.163		
AF25	DPO_1	141.722	0.433	0.651
AE25	DNO_1	141.290		
AF23	DP1_1	138.823	0.122	3.395
AE23	DN1_1	138.701		
AE26	DP2_1	147.225	-0.145	-5.140
AD26	DN2_1	147.370		
AF22	DP3_1	139.401	0.277	2.894
AE22	DN3_1	139.124		

5 注意事项

5.1 FIFO 复位信号处理

当使用 DPHY-RX 的 FIFO 时，为了满足 FIFO 复位信号的时序要求，FIFO 的读写复位信号 `fifo_write_rstn` 和 `fifo_read_rstn` 需要使用异步复位、同步释放的方式，保证在释放复位信号时内部所有寄存器都能在同一时钟边沿退出复位状态，代码示例见附录。

5.2 LVDS 模式下输出时钟限制

当 DPHY-RX 工作在 LVDS 模式下时，`lvds_clk_to_gpll` 和 `hsrx_byteclk_to_fabric` 两个输出时钟信号只能二选一使用，推荐在 LVDS 模式下使用 `lvds_clk_to_gpll` 时钟信号作为 PLL 的参考时钟，经过 PLL 重新生成采样时钟通过 `lvds_clk_from_gpll` 端口送入到 DPHY-RX 内部，如下图所示。




图 5-1 DPHY-RX LVDS 时钟架构

5.3 模式切换限制

对于 DPHY-RX 来说，有 MIPI、LVDS 和 LVCMOS 三种使用模式，当 DPHY-RX 切换使用模式时，同组的所有 IO 需同时切换至相同模式，不支持部分 IO 在不同的工作模式。举个例子，当 DPHY-RX 从 MIPI 模式切换到 LVCMOS 模式，需要保证时钟通道和数据通道都从 MIPI 模式切换到 LVCMOS 模式，不支持一些通道工作在 MIPI 模式，另一些通道工作在 LVCMOS 模式，同理 MIPI 切换到 LVDS 和 LVDS 切换到 LVCMOS 也是一样的。



5.4 电源及 IO 要求

1. 如果 MIPI IO 当作 DPHY 输入，此时必须配置为 MIPI 模式，VCCDPHY 需要接电源（VCCDPHY=0.95V，指标要求为 0.93V~0.98V）。
2. 如果 MIPI IO 当作 LVDS 输入，此时必须配置为 LVDS 模式，VCCDPHY 需要接电源（VCCDPHY=0.95V，指标要求为 0.93V~0.98V）。
3. 如果 MIPI IO 当作 LVCMOS18、15 输入时，此时必须配置为 LVCMOS 模式，否则会存在可靠性风险，此时 VCCDPHY 电源可以：
 - 接电源；
 - 可以悬空。如果悬空，VCCINT 上会产生漏电流，大小为 200uA，但不影响器件的可靠性；
 - 可以接地。如果接地，建议所有 VCCDPHY 电源并在一起通过大于 1kΩ 电阻接地。
4. 如果 MIPI DPHY 不使用：
 - MIPI IO 接地时，建议 IO 通过大于 1kΩ 电阻接地（IO 可单独接地，也可并联在一起后接地），此时 VCCDPHY 电源外接要求如下：
 - 可以接地。如果接地，建议所有 VCCDPHY 电源并在一起通过大于 1kΩ 电阻接地；
 - 可以悬空。如果悬空，VCCINT 上会产生漏电流，大小为 200uA，但不影响器件的可靠性；
 - 可以正常接电源。
 - MIPI IO 如果悬空时，VCCDPHY 电源外接要求如下：
 - 可以接地。如果接地，建议所有 VCCDPHY 电源并在一起通过大于 1kΩ 电阻接地；
 - 可以悬空。如果悬空，VCCINT 上会产生漏电流，大小为 200uA，但不影响器件的可靠性；
 - 可以正常接电源，但是此时 VCCDPHY 存在漏电流，一个 IO 往 VCCDPHY 漏电大小为 200uA，但不影响器件的可靠性；
 - MIPI IO 接外部电源上拉，建议通过大于 1kΩ 电阻接电源（IO 可单独接电源，也可并联在一起后接电源），外接电源不能超过 1.8V；此时必须配置为 LVCMOS 模式，否则会存在可靠性风险。此时 VCCDPHY 电源外接要求如下：
 - 可以接地。如果接地，建议所有 VCCDPHY 电源并在一起通过大于 1kΩ 电阻接地；
 - 可以悬空。如果悬空，VCCINT 上会产生漏电流，大小为 200uA，但不影响器件的可靠性；
 - 可以正常接电源。



附录一

DPHY-RX FIFO 读写复位信号处理代码示例如下。

```
wire    I_fifo_write_rstn;
wire    I_fifo_read_rstn;

reg     S_fifo_write_rstn_1d;
reg     S_fifo_wirer_rstn_2d;
reg     S_fifo_read_rstn_1d;
reg     S_fifo_read_rstn_2d;

always @ (posedge I_fifo_read_clk or negedge I_fifo_write_rstn) begin
    if(!I_fifo_write_rstn)
        begin
            S_fifo_write_rstn_1d <= 1'b0;
            S_fifo_write_rstn_2d <= 1'b0;
        end
    else
        begin
            S_fifo_write_rstn_1d <= 1'b1;
            S_fifo_write_rstn_2d <= S_fifo_write_rstn_1d;
        end
    end
end

always @ (posedge I_fifo_read_clk or negedge I_fifo_read_rstn) begin
    if(!I_fifo_read_rstn)
        begin
            S_fifo_read_rstn_1d <= 1'b0;
            S_fifo_read_rstn_2d <= 1'b0;
        end
    else
        begin
            S_fifo_read_rstn_1d <= 1'b1;
            S_fifo_read_rstn_2d <= S_fifo_read_rstn_1d;
        end
    end
end

PH1_PHY_MIPIIO u_PH1_PHY_MIPIIO(
    ...

    .fifo_read_clk    ( I_fifo_read_clk      ),
    .fifo_read_rstn    ( S_fifo_read_rstn_2d  ),
    .fifo_write_rstn    ( S_fifo_write_rstn_2d ),
    ...
);
```



版本信息

日期	版本	修订记录
2022/11/18	0.1	初版本发布
2023/1/13	0.2	删除 MIPI 外电平与功能描述
2023/2/2	0.3	FIFO 复位信号为同步复位信号，hsrx_byteclk_to_fabric 与 lvds_clk_to_gpll 信号存在二选一限制
2023/2/15	1.0	首次发布正式版本
2023/5/5	1.1	- 原 2.4 章节 MIPI 模式功能端口变更为 3.1 章节；原 3.1 章节 HS_RX 接收均衡变更为 3.3 章节；原 3.2 章节 HS_RX 接收匹配电阻变更为 3.4 章节；原 3.3 章节 DESKEW 变更为 3.5 章节；删除原 3.4 章节其他硬件参数 - 在第 1 章节中增加器件 PH1A180SFG676 - 在第 2 章节中增加 2.4 LVDS 接收实现和 2.5 LVCMOS 接收实现 - 在第 3 章节中增加 3.2 LVDS 功能端口和 3.6 LVCMOS 功能端口；在第 3.3 章节 HS_RX 接收均衡中增加参数 hsrx_ch0_att_ctl、hsrx_ch1_att_ctlb、hsrx_ch2_att_ctl、hsrx_ch3_att_ctl、hsrx_chc_att_ctl - 增加第 4 章注意事项，对 FIFO 复位信号处理，LVDS 模式下输出时钟限制和模式切换限制进行说明 - 增加附录章节，增加 FIFO 复位信号处理代码示例
2023/5/31	1.2	- 增加 4.4 章节电源要求 - 在 2.4 章节中增加 LVDS 模式支持的电平标准 - 在 2.5 章节中增加 LVCMOS 模式支持的电平标准以及相关的模式信号配置要求
2023/9/11	1.3	- 在第 1 章节 SALPHOENIX®1A 系列 FPGA MIPI DPHY-RX 概述中新增器件 PH1A90SEG325 - 第 1.2 章节 MIPI DPHY-RX 模块功能描述中，更新“其中只有 Data Lane0 集成了 LP_TX 模块”
2023/11/23	1.4	- 增加第 4 章 MIPI DPHY-RX DELAY，补充 PH1A 器件中的 MIPI delay 数据 - 在第 5.4 节电源要求中更新不使用 MIPI DPHY-RX 时 VCCDPHY 必须连接 VCCINT 的电源要求
2024/01/16	1.5	- 增加第 4.3 章节，补充 PH1A180SFG676 器件的 MIPI delay 数据 - 更新表 4-1 PH1A90SBG484 和表 4-2 PH1A90SEG325 中 MIPI delay 数据，增加数据裕量，与 PINLIST 文件中的信息对齐
2024/06/30	1.6	更新第 5.4 节电源及 IO 要求的相关描述
2024/11/21	1.7	更新第 5.4 节电源及 IO 要求的相关描述
2025/10/27	1.8	更新 5.4 电源及 IO 要求一节 MIPI DPHY 电源供电要求的内容描述。



版权所有©2025 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：<https://www.anlogic.com>）自行查询下载，也可联系安路科技的销售人员咨询获取。